Programação Geral do WSCAD 2018

Simpósio em Sistemas Computacionais de Alto Desempenho

Caderno de Programa Anais Versão Completa

Programação Preliminar Prevista para o Evento**


01/10/2018 (Segunda-feira)
Local
Prédio 46
Auditório da Escola Americana
08:00-08:30 Registro*
08:30-09:00
Local Prédio 30
Auditório MackGraphe
Prédio 33
Sala 102
Prédio 33
Sala 103
Prédio 33
Sala 104

09:00-09:30 WSCAD S1 Minicurso 1 CTD S1 WEAC S1
09:30-10:00 WSCAD S1 Minicurso 1 CTD S1 WEAC S1
10:00-10:30 WSCAD S1 Minicurso 1 CTD S1 WEAC S1
10:30-11:00 Coffee-break (Prédio 46)
Local Auditório MackGraphe
11:00-11:30 Keynote Speech 1: Até onde podemos confiar nas especificações de processadores?
Rodolfo Azevedo
11:30-12:00
12:00-13:30 Almoço
Local Prédio 33
Sala 101
13:30-14:00 Palestra: Intel OpenVINO - Video Inference on the Edge
Jomar Silva, Intel
14:00-14:30
Local Prédio 33
Sala 101
Prédio 33
Sala 102
Prédio 33
Sala 103
Prédio 33
Sala 104
Prédio 33
Sala 105
14:30-15:00 WSCAD S2 Minicurso 1 CTD S2 WEAC S2 Warmup
15:00-15:30 WSCAD S2 Minicurso 1 CTD S2 WEAC S2 Warmup
15:30-16:00 WSCAD S2 Minicurso 1 CTD S2 WEAC S2 Warmup
16:00-16:30 Coffee-break (Prédio 46) - WSCAD Pôsteres
Local Prédio 9
Auditório Benedicto Novaes Garcez
Prédio 33
Sala 105
16:30-17:00 Keynote Speech 2: Analisando o comportamento de usuários e sistemas de HPC: O caso do supercomputador Santos Dumont
Antônio Tadeu Azevedo Gomes
Warmup
17:00-17:30 Warmup
Local Prédio 9
Auditório Benedicto Novaes Garcez
17:30-18:00 Cerimônia de Abertura
Local Prédio 46
Auditório Escola Americana
18:00-20:30 Coquetel de Abertura







02/10/2018 (Terça-feira)
Local Prédio 30
Auditório MackGraphe
08:00-08:30 Registro*
08:30-09:00
Local Prédio 30
Auditório MackGraphe
Prédio 33
Sala 102
Prédio 41
Sala 503
Prédio 41
Sala 504
Prédio 33
Salas 103/104
09:00-09:30 WSCAD S3 Minicurso 2 WIC S1 WEAC S3 WCH Hands-on
09:30-10:00 WSCAD S3 Minicurso 2 WIC S1 WEAC S3 WCH Hands-on
10:00-10:30 WSCAD S3 Minicurso 2 WIC S1 WEAC S3 WCH Hands-on
10:30-11:00 Coffee-break (Prédio 46)
Local Prédio 30
Auditório MackGraphe
11:00-11:30 Keynote Speech 3: Microarchitecture, Computing Systems, High Performance Computing and End-to-End Deep Neural Networks
Mauricio Breternitz
11:30-12:00
12:00-13:30 Almoço
Local Almoço Prédio 33
Sala 105
13:30-14:00 Almoço Maratona
Local Prédio 41
Auditório João Calvino
Prédio 33
Sala 102
Prédio 33
Sala 103
Prédio 33
Sala 104
Maratona
14:30-15:00 WSCAD S4 Minicurso 2 Reunião WSCAD CTD S3 Maratona
15:00-15:30 WSCAD S4 Minicurso 2 Reunião WSCAD CTD S3 Maratona
(Bloco 33, Sala 105)
15:30-16:00 WSCAD S4 Minicurso 2 Reunião WSCAD CTD S3 Maratona
16:00-16:30 Coffee-break (Prédio 46) - WSCAD Pôsteres Maratona
Local Prédio 41
Auditório João Calvino
Prédio 33
Sala 102
Maratona
16:30-17:00 WSCAD S5 CRAD-SP Maratona
17:00-17:30 WSCAD S5 CRAD-SP Maratona
Local Prédio 41
Auditório João Calvino
17:30-18:00 Reunião CE-ACPAD
18:00-18:30
Local Pizzaria Veridiana
19:30-23:00 Jantar de confraternização







03/10/2018 (Quarta-feira)
Local Prédio 30
Térreo
08:00-08:30 Registro*
08:30-09:00
Local Prédio 41
Auditório João Calvino
Prédio 33
Sala 102
Prédio 33
Sala 103
Prédio 33
Sala 104

09:00-09:30 WSCAD S6 Minicurso 3 WIC S2 WCH S1
09:30-10:00 WSCAD S6 Minicurso 3 WIC S2 WCH S1
10:00-10:30 WSCAD S6 Minicurso 3 WIC S2 WCH Palestra
10:30-11:00 Coffee-break (Prédio 46)
Local Prédio 41
Auditório João Calvino
11:00-11:30 Keynote Speech 4: Improved Static Analysis to Generate More Efficient Code for Execution of Loop Nests in GPUs
Jose Nelson Amaral
11:30-12:00
12:00-13:30 Almoço
Local Prédio 33
Sala 101
Prédio 33
Sala 102
Prédio 33
Sala 103
Prédio 33
Sala 104

13:30-14:00 WSCAD S7 Minicurso 3 WIC S3 WCH S2
14:00-14:30 WSCAD S7 Minicurso 3 WIC S3 WCH S2
14:30-15:00 WSCAD S7 Minicurso 3 WIC S3 WCH S2
Local Prédio 33
Sala 101
15:00-15:30 Encerramento
15:30-16:00
16:00-16:30 Coffee-break (Prédio 46)

* O registro/credenciamento poderá ser feito em qualquer horário durante todo o WSCAD.

**Obs: Esta programação ainda pode ser alterada.

Keynotes

Keynote 1: Até onde podemos confiar nas especificações de processadores?

Rodolfo Azevedo, Instituto de Computação (IC), Universidade de Campinas (UNICAMP)

Resumo: No último ano, uma nova categoria de falhas de processadores ganhou grande importância, as falhas que exploram efeitos colaterais da execução especulativa. A principal característica delas é que não é possível detectá-las através de um efeito incorreto na execução de programas mas somente através de efeitos colaterais, especialmente relacionados com temporização. As três falhas mais conhecidas são Spectre, Meldtown e Foreshadow. Em comum, elas tiram proveito da execução fora de ordem dos processadores superescalares modernos e também da precisão das medidas de tempo dos mesmos processadores para descobrirem informações que o sistema de segurança do hardware não deveria permitir. Na sequência será falado sobre outras formas de investigar processadores e como isto pode permitir melhor detecção de falhas no futuro.

Rodolfo Azevedo

Rodolfo Azevedo is an Associate Professor at University of Campinas - UNICAMP. He got his PhD degree in Computer Science at UNICAMP. During his career, he (co-)advised 9 PhD and 30 Master students. From 2007 to 2009 he coordinate UNICAMP Computer Science graduate program. His main research area is Computer Architecture, where he focuses on microarchitecture, memory systems and hardware design. He is also interested in Technology for Teaching as both a research area and as professor. During his career, he got 22 Awards, including the Zeferino Vaz Academic Award and the UNICAMP Teaching Award in 2012, 3 best papers in conferences, and 5 as advisor of awarded student. He was General Chair of SBAC-PAD 2017. Currently he is the Diretor of the Institute of Computing, at UNICAMP.

Keynote 2: Analisando o comportamento de usuários e sistemas de HPC: O caso do supercomputador Santos Dumont

Antônio Tadeu Azevedo Gomes, Researcher at National Laboratory for Scientific Computing (LNCC), Brazil

Abstract: O supercomputador SDumont, hospedado no LNCC, na cidade de Petrópolis-RJ, atende atualmente mais de 500 usuários e 100 projetos de pesquisa, em 16 áreas de pesquisa distintas, coordenados por instituições de ensino e pesquisa distribuídas em 11 estados brasileiros. Nesta palestra serão apresentadas brevemente as características do supercomputador e as áreas e projetos de pesquisa atualmente em desenvolvimento no mesmo. Em seguida, será apresentada uma análise do perfil de jobs executados no SDumont desde sua inauguração. Essa análise, baseada nos logs do gerenciador de recursos do SDumont, abre possibilidades de investigação e emprego de técnicas de ajuste automático de configurações neste e outros ambientes de HPC.

Antônio Tadeu Azevedo Gomes

Antônio Tadeu Azevedo Gomes possui graduação em Informática - Magna Cum-Laude - pela UFRJ (1995), mestrado e doutorado em Informática pela PUC-Rio (1999 e 2005). Atualmente é pesquisador do LNCC/MCTI (Laboratório Nacional de Computação Científica), secretário executivo do SINAPAD (Sistema Nacional de Processamento de Alto Desempenho) e coordenador do Comitê Gestor do supercomputador Santos Dumont. Leciona na Pós-graduação em Modelagem Computacional do LNCC. Atua na área de Ciência da Computação, principalmente nos seguintes temas: Arquitetura e Modelagem de Software; Redes de Computadores e Sistemas Distribuídos; Computação de Alto Desempenho. É membro da Sociedade Brasileira de Computação (SBC) e da Association for Computing Machinery (ACM).

Keynote 3: Microarchitecture, Computing Systems, High Performance Computing and End-to-End Deep Neural Networks

Prof. Mauricio Breternitz, Research Fellow at ISCTE-IUL Instituto Universitário de Lisboa - ISTAR - DLS

Abstract: In this multi-part presentation I intend to discuss highlights from my experience as a researcher in industrial labs in the USA (at IBM, Motorola, Intel Labs and IBM Research), discussing the microarchitecture computing systems, and related compilation issues. Then I intend to discuss current and future experience in high performance computing systems leading to Exascale, from system organization to performance analysis and big data applications. Finally I describe current investigation topics which focus on novel applications of end-to-end deep neural networks, focusing on system organization and research opportunities. I am also available to share experiences related to industry and university interaction and collaboration.

Mauricio Breternitz

Mauricio Breternitz is a Research Fellow and Invited Auxiliary Professor in DLS group of ISTAR at ISCTE-Lisbon University Institute. He received a Ph.D. in Computer Engineering from Carnegie-Mellon University, is a Senior Member of the IEEE, holds 48 U.S. patents and has 52 more pending in areas related to compilation, code optimization, binary translation, processor, cache and memory system organization and cryptography, and his publications have been cited more than 1016 times. Mauricio's academic service include advising multiple Ph.D. internships and thesis committees, organizing ACM/IEEE conferences; service on multiple program committees as well as participation in successful grant submissions to the U.S. Dept. of Energy and European Horizon 2020. Mauricio's research interest focuses on real-life solutions with practical impact, developed at IBM (T.J. Watson and Austin), Motorola, Intel Labs, TimesN Systems (an Austin startup) and most recently at AMD Research in Austin, Texas where he worked on Exascale computing. His research areas include end-to-end applications of machine learning, and architecture and performance of computing systems. He worked on parallelizing compilers for a research multiprocessor, and for instruction-level parallel VLIW architectures; on binary translation of x86 codes; on IP telephony libraries and on parallelizing database server programs. At Intel, Mauricio conceived and pushed through product deployment innovative microcode compression inventions, now in every product, that had significant impact (estimated upwards of US$18M savings). His current research focuses on novel understanding and application of end-to-end deep neural networks to achieve efficient computation systems.

Mauricio is an energetic and innovative researcher with interest in real-life solutions with practical impact, currently researching end-to-end application of machine learning to enhanced living spaces via digital assistance. For a previous employer, Mauricio conceived and pushed through deployment innovative algorithmic & microarchitectural ideas that have had significant positive product impact (estimated upwards of $18M). He holds 48 U.S. patents and has 58 more pending in areas related to compilation, code optimization, binary translation, processor, cache and memory system organization and cryptography. Mauricio's academic service include ACM/IEEE conferences such as IISWC (general chair), HPCA(finance chair),AMAS-BT/ISCA Workshop (organizer & chair), CGO, ISCA, and multiple program committees. Mauricio received the Electronics Engineer degree with honors at ITA-Instituto Tecnologico de Aeronautica, Brazil, a MSc in Computer Science at UNICAMP, Brazil and the Ph.D. in Computer Engineering at Carnegie-Mellon University. He worked on parallelizing compilers for a research multiprocessor and for VLIW architectures, binary translation of x86 codes, on IP telephony libraries and on parallelizing database server programs. Recently he has worked on novel algorithms utilizing CPU and GPUs accelerating machine learning on Apache Spark, on system-level and architectural-level characterization of cloud workloads and on novel approaches to utilizing CPU and GPU in cloud workloads such as MapReduce and GraphLab. He is interested in scale-up and scale-out frameworks for Deep Neural Networks using CPUs and GPUs. He worked at IBM (TJWatson and Austin), Motorola, Intel Labs and TimesN Systems, an Austin startup. For more information, please visit:
https://fenix.iscte-iul.pt/homepage/mbjrz@iscte.pt/summary
https://ciencia.iscte-iul.pt/authors/mbreternitz/publications?view_mode=classic_view
https://scholar.google.com/citations?user=pnmGA74AAAAJ

Keynote 4: Improved Static Analysis to Generate More Efficient Code for Execution of Loop Nests in GPUs

Jose Nelson Amaral, University of Alberta - Canada

Resumo: Em 2018 a IBM e a Nvidia estão entregando dois supercomputadores para o Departamento de Energia dos Estados Unidos. Estes supercomputadores utilizam o POWER 9, a GPU Volta, e a rede de interconexão NVLink. Esta palestra vai descrever como o trabalho de dois alunos de mestrado na Universidade de Alberta foi fundamental para melhorar a qualidade do código gerado para programas escritos em OpenMP 4.x pelos compiladores entregues pela IBM para estes supercomputadores. Este trabalho começou com o desenvolvimento de uma nova análise chamada Arithmetic Control Form (ACF) que aplica os princípios de análise de mancha (taint analysis) para detectar divergência de controle e de acesso de dados em programas escritos em CUDA. Subsequentemente uma outra nova análise, chamada Interaction Point Algebraic Difference (IPAD) foi capaz de provar a não existência de dependências em vários ninhos de laços em OpenMP e possibilitou transformações de laços que levaram a ganhos dramáticos de performance nos programas gerados para execução na GPU Volta. Além de descrever os avanços em análise de programas e geração de código desenvolvidos na University of Alberta, esta palestra também vai descrever o processo que levou estes dois alunos de mestrado a influenciar significativamente os compiladores para estes supercomputadores.

Jose Nelson Amaral

Jose Nelson Amaral é professor de Ciências da Computação na University of Alberta, Canadá. Ele recebeu o Ph.D. em Electrical and Computer Engineering da The University of Texas at Austin, em 1994, um M.E. do Instituto Tecnológico de Aeronáutica, São José dos Campos, SP, Brasil, e um B.E. da Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS), RS, Brasil. Os interesses atuais de pesquisa dele incluem Projeto de Compiladores, Análise Estática, Compilação por Realimentação, Arquitetura de Compiladores, Sistemas de Computação de Alto Desempenho, e a aplicação de métodos de aprendizado para o projeto de compiladores. Suas áreas anteriores de pesquisa incluíram algoritmos conscientes de caches, caches para roteadores de protocolo de internet, redes neurais artificiais, problemas de otimização combinatória, arquiteturas paralelas para sistemas simbólicos, arquiteturas multi-threaded, e modelos de programação. Prof. Amaral é um membro Sênior do IEEE, um Distinguished Engineer da ACM e foi um palestrante Distinto da ACM. Ele foi Chefe do comitê de programa para várias conferências e serviu como editor associado no IEEE Transactions on Computers e no IEEE Transactions of Parallel and Distributed Systems. Em 2012 ele foi selecionado o "Professor do Ano" pelo Centro para Estudos Avançados da IBM em Toronto no Canadá. Em 2015 ele recebeu o prêmio por excelência em ensino da Faculdade de Ciências da University of Alberta.

Veja esta reportagem do Prof. Nelson Amaral relacionada à sua palestra no WSCAD 2018: link

Palestras

Palestra: Intel OpenVINO - Video Inference on the Edge

Jomar Silva, Intel

Resumo: OpenVINO™ é um software gratuito que ajuda desenvolvedores e cientistas de dados a acelerar workloads de visão computacional, agilizar implementação de soluções de inferência de redes neurais, permitindo a execução simplificada e em hardware heterogêneo em plataformas Intel®, abrangendo dispositivos da ponta até a nuvem.

Uma mesma base de código pode ser utilizada em CPU, GPU, FPGA e VPU, flexibilizando e simplificando a distribuição de aplicações avançadas de vídeo.

Jomar Silva

Jomar Silva é Engenheiro Eletrônico, especialista em Padrões Abertos e Open Source. É Technical Evangelist no grupo de software da Intel na América Latina.